핵심 요약
- TSMC가 차세대 1.4나노급 공정인 'A14 NanoFlex Pro'의 세부 기술 규격과 로드맵을 공개했습니다.
- 세계 최소형 SRAM 셀(<0.017μm²)을 구현하고 2나노 대비 속도 10~15% 향상 및 소비전력 25~30% 절감을 달성했습니다.
- TSMC는 안정적인 수율 진행 상황을 바탕으로 2028년 본격 양산에 들어갈 계획이라고 밝혔습니다.
요약 TSMC가 차세대 반도체 미세공정인 A14(1.4나노급) 공정의 세부 스펙을 발표할 예정이라는 소식이 전해졌습니다. 공개된 IEEE IEDM 2026 초록에 따르면, TSMC의 'A14 CMOS NanoFlex Pro' 플랫폼 기술은 2세대 나노시트(Nano-sheet) 구조를 적용하여 HPC(고성능 컴퓨팅), 인공지능(AI), 그리고 모바일 SoC를 타깃으로 개발되고 있습니다.
발표 내용 중 가장 주목받는 부분은 SRAM 스케일링입니다. 최근 미세공정에서 SRAM 크기 축소가 난제로 꼽혀왔으나, TSMC는 면적 0.017μm² 미만의 세계 최소 크기 SRAM 셀을 구현하여 역대 최고 수준의 SRAM 매크로 밀도를 달성했다고 밝혔습니다.
기존 N2(2나노) 공정과 비교했을 때 전반적인 PPA(성능·전력·면적) 개선폭도 구체화되었습니다. 로직과 SRAM 스케일링을 바탕으로 칩 밀도는 약 20% 증가하며, 동일 전력 대비 속도는 10~15% 향상되고 전력 소모는 25~30% 감소하는 풀 노드급 성능 향상을 제공합니다. 또한 TSV(실리콘 관통 전극), 4.5μm 본드 피치를 지원하는 혁신적 RDL, 고성능 MiM 커패시터 프로세스 등을 도입하여 SoIC 기반의 시스템 레벨 집적 기술도 가속화하고 있습니다. TSMC 측은 안정적인 수율과 소자 개발 진척도를 바탕으로 2028년 본격적인 양산(volume production) 일정에 맞춰 순조롭게 진행 중이라고 설명했습니다.
Sponsored · 광고